## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

#### (11)特許出顧公開番号

# 特開平7-38509

(43)公開日 平成7年(1995)2月7日

(51) Int CL*		級則記书	<b>身</b>	<b>庁内整理番号</b>	FI	•		技術表示箇所	
H04B	14/04		Z	4101 - 5K				•	
G06F	15/16	380	Z	7429-5L					
	15/78	510	Α	•					
G10L	9/14		G	89465H					
	9/18		E	8946-5H					
					<b>朱龍奎</b>	未請求	請求項の数9	OL	(全 31 頁)

(21)出觀番号

特徵平3-165972

(22) 出願日

平成3年(1991)7月5日

(31)優先権主張番号

548709

(32) 優先日

1990年7月6日

(33) 優先權主張国

米国 (US)

(71)出資人 591018172

アドパンスト・マイクロ・ディバイシズ・ インコーポレイテッド ADVANCED MICRO DEVI CES INCORPORATED アメリカ合衆国、94088-3453 カリフォ ルニア州、サニィペイル、ヒィ・オゥ・ボ ックス・3453、ワン・エイ・エム・ディ・ プレイス(醤地なし)

(74)代理人 弁理士 深見 久郎

最終質に強く


## (54) 【発明の名称】 音声帯域電気通信用プロセッサ

#### (57)【要約】

(修正有)

【目的】従来のクロック速度で作動する、従来から利用 可能な構成要素を使用して、集中的なディジタル信号処 理アルゴリズムを実現する。

【構成】単一の集積回路チップの中に、演算論理装置お よびアキュムレータを有する実行装置、プログラムカウ ンタ、メモリ、クロックジェネレータ、タイマ、パスイ ンターフェイス、チップ選択出力、および割込プロセッ サを含む中央処理装置(CPU)200と、ディジタル 信号処理アルゴリズムを実行する命令セット、乗貸およ び累算機能を実行するための実行装置、および外部イン ターフェイスを有するディジタル信号プロセッサ(DS P) 300と、CPUおよびDSPの間に接続されるア ドレスパス102と、CPUおよびDSPの間に接続さ れるデータパス104と、DSPセよびCPUの間の信 号処理アルゴリズムの実行を静的にスケジューリングす るスタティックスケジューラとの組合わせを含む。





#### 【特許請求の範囲】

【請求項1】 演算論理装置およびアキュムレータを有 する実行装置、プログラムカウンタ、メモリ、クロック ジェネレータ、タイマ、パスインターフェイス、チップ 選択出力、および割込ブロセッサを有する中央処理装置 (CPU) F

ディジタル信号処理アルゴリズムを実行する命令セッ ト、乗算および累算機能を実行するための実行装置、お よび外部インターフェイスを有するディジタル信号プロ セッサ(DSP)と、

前記中央処理装置および前記ディジタル信号ブロセッサ の間に接続されるアドレスパスと、

前配中央処理装置および前配ディジタル信号プロセッサ の間に接続されるデータバスと、

前記ディジタル信号プロセッサおよび前記中央処理装置 の間の信号処理アルゴリズムの実行を静的にスケジュー リングするスケジューリング手段との組合わせを、単一 の集積回路チップの中に含む、装置。

【請求項2】 前記ディジタル信号処理アルゴリズム は、ディジタル音声処理アルゴリズムであり、前記スケ 20 ジューリング手段は前記ディジタル信号プロセッサに含 まれ、かつ、前記中央処理装置への割込みを発生して前 記中央処理装置の前記音声処理アルゴリズムの一部の前 配中央処理装置による実行を命令する手段を含み、さら に、前記中央処理装置割込プロセッサ手段は前記ディジ タル信号プロセッサからの前記割込をマスクできない割 込信号として処理する、請求項1に記載の装置。

【請求項3】 前配スケジューリング手段によって、す べての乗算/乗算および累算演算が前記ディジタル信号 プロセッサに処理され、他の演算のすべてが前記中央処 理装置に処理されることができる、請求項 2 に配載の装 置。

【翻求項4】 前記音声処理アルゴリズムは、コード励 起線形予測コーディングアルゴリズムである、請求項2 に記載の装置。

【請求項5】 前記音声アルゴリズムは、ベクトル和励 起線形予測コーディングアルゴリズムである、請求項4 に記載の装置。

【請求項6】 前記プロセッサは、80186型マイク ロブロセッサである、請求項1に記載の装置。

【請求項7】 前記中央処理装置は、前記中央処理装置 のユーザプログラミングを許容するためのオペレーティ ングシステムサポート手段を含み、前記スケジューリン グ手段は、前記オペレーティングシステムサポート手段 を制御し、前記信号処理アルゴリズムの実行に優先権を 与える、韻求項1に記載の装置。

【請求項8】 前記集積回路は、セルラー電話システム の移動ハンドセットに含まれる、 請求項4 に記載の装

処理アルゴリズムの実行中、前記中央処理装置およびデ ィジタル信号ブロセッサの同時動作を行なう、請求項1 **に記載の装置。** 

【発明の詳細な説明】

[0001]

【発明の背景】

[0002]

【発明の分野】この発明は、音声帯域電気通信のための ブロセッサに関するものであり、より特定的には、コー ド励起想形予測アルゴリズムを処理する能力を有するデ ィジタルプロセッサに関するものである。

[0003]

【関連技術の議論】近年、セルラー(cellula r)電話システムは、より実用的になり、広く普及して きた。この普及の様子では、聞もなくサービスが需要に 対応できなくなるであろう。したがって、伝送される音 声の帯域幅を縋小し、それによってシステムパフォーマ ンスが髙まり、かつ、ユーザがより利用しやすくなる時 分割多重伝送を可能にするための、予測音声信号コーテ ィングを組入れた、ディジタルセルラーネットワークが 実現されることが提案されている。

【0004】電気通信工業協会(the Teleco mmunication Industries As sociation)は、ベクトル和励起線形予測 (V SELP)ボコーダアルゴリズムの米国での使用を実現 する、ディジタルセルラースタンダード (Digita l Cellular Standard) IS-54 という基準を採用した。とのアルゴリズムは、計算結果 的に集中的であり、6.45×10° 演算動作/秒ねよ び15.6ミリオン命令/秒 (MIPS) のオーダで要 求する.

【0005】世界の他の地域でも、ディジタルセルラー システムに移行しつつある。日本は、米国に類似したV SELPアルゴリズムを最近採用し、ヨーロッパは、グ ループ・スペシャル・モービル (Group Spec ial Mobile) (GSM) として参照される、 CELPアルゴリズムに移行しつつある。

[0006]現在、モトローラ社 (Motorola, Inc.) によって生産される、DSP65000ファ 40 ミリのようなディジタル信号プロセッサ (DSP) は、 ディジタルフィルタ、高速フーリエ変換、および相関関 数などのようなディジタルアルゴリズムを実現するため に使用可能である。このようなプロセッサは、モジュロ ・アドレッシング、ハードウェアDOループ、および2 4ビット×24ビットのハードウェア乗算器などといっ た、ディジタル信号処理に必要な多数の高精度の演算動 作を容易にする独特の特徴を有する。DSPは、現在の モデルのクロック速度が遅すざることをのぞけば、VS ELPおよび類似のアルゴリズムの実行に理想的であ 【請求項9】 前記スケジューリング手段は、前記信号 50 る。DSP65000ファミリの公称クロック速度は、

たとえば20、48メガヘルツで、10、24MIPS の実行速度を与える。これは、27メガヘルツに増加して、13、5MIPSの実行速度にすることができる。1S-54化必要とされる15、6MIPSに調節するために、クロック速度は、約32メガヘルツに増加されればならないであろう。このように増加するためには、DSPの再設計が必要であろう。

#### [0007]

【発明の要約】との発明の1つの目的は、従来のクロック速度で作動する、従来から利用可能な構成要素を使用 10 して、IS-54および他の計算結果的に集中的なディジタル借号処理アルゴリズムを実現するための通信プロセッサを提供するととである。

【0008】との発明のまた別の目的は、計算結果的に 集中的なディジタル信号処理アルゴリズムに加えて、ア ルゴリズムの実行に悪影響を及ぼさずに、命令の実行を 許容するユーザブログラマブル機能を含む通信プロセッ サを提供することである。

【0009】との発明のさらに別の目的は、単一の集積 回路チップ上で実現される通信プロセッサを提供すると とである。

【0010】上記および他の目的に従って、との発明の 通信プロセッサは、後算論理装置およびアキュムレータ を含む実行装置、ブログラムカウンタ、メモリ、クロックジェネレータ、タイマ、バスインタフェース、チップ 選択出力、および割込ブロセッサを有する中央処理装置 (CPU)と、ディジタル信号処理アルゴリズムを実行する命令セット、乗算および緊算動作を実行するための実行装置、および外部インタフェースを有するディジタル信号プロセッサ (DSP)と、CPUおよびDSPの 間に接続されたアドレスバスと、CPUおよびDSPの 間に接続されたデータバスと、ディジタル信号プロセッサおよびCPUの間の信号処理アルゴリズムの実行を静的にスケジューリングするためのスタティックスケジューラとの組合わせを、単一の集積回路チップに含む。

【0011】他の局面に従って、ディジタル信号処理アルゴリズムはディジタル音声処理アルゴリズムであってもよく、スケジューラはDSPに含まれてもよく、かつCPUへの割込を発生してCPUによる音声処理アルゴリズム部分の実行を指令する割込ジェネレータを含んでもよい。CPU割込プロセッサは、DSPからの割込をマスク不可能な割込信号として処理し、アルゴリズムの実行が他のブログラムよりも優先権を得ることを保証する。

【0012】DSPおよびCPUの長所を活用するため
に、スタティックスケジューラは信号処理アルゴリズム
の実行を区分して、乗算および乗算ー累算動作がすべ
て、DSPで実行され、加算、減算、割算および比較な
ど他の動作がすべてCPUで実行されるようにする。
【0013】この発明の別の局面に従って、音声処理ア 50

ルゴリズムは、コード励起線形予測コーディングアルゴ リズムであってもよく、特定的には、ベクトル和励起線 形予測コーディングアルゴリズムであってもよい。

【0014】CPUはCPUのユーザブログラミングを 許容するためのオペレーティングシステムサポートを含む。スタティックスケジューラはオペレーティングシステムサポートを制御し、信号処理アルゴリズムの実行に 優先権を与える。

【0015】スタティックスケジューラは、前記信号処理アルゴリズムの実行の部分中にCPUおよびDSPの同時動作を行なう。

【0016】との発明の上記および他の目的は、との発明が、同一の参照数字が同一の部分を現わす、後述の詳細な説明に基づいてより完全に理解されると、より明らかになるであろう。

#### [0017]

【好ましい実施例の詳細な説明】図1は、この発明の通信プロセッサ100を示す。プロセッサ100は、IS-54またはGSMコンプライアントセルラー電話を実現するための高集積化された集積回路である。この送受器内在の装置はRAMおよびROMを結合して、可聴トランスジューサおよびRFモデムの間に、音声処理、ユーザインタフェースおよびシステム制御を含む完全な1組の機能を提供する。

【0018】とのアーキテクチュアの重要な要素の1つは、VSELPおよびGSM音声圧縮アルゴリズムを処理する、CPU200として図1に示される標準的なマイクロブロセッサと、乗算器-累算器(MAC)エンジン300およびマルチポートスタティックRAM(SRAM)400として図1に示される専用のカスタムDSPエンジンとの独特の組合わせである。この組合わせは、音声処理およびシステム制御の両方を行なう間に、ダイの寸法を縮小する。

【0019】図1は、との発明の通信プロセッサ100 の主要構成要素の機構的関係を示す。CPU200は、 カリフォルニア州サニィベイルのアドバンスト・マイク ロ・ディパイシズ (Advanced Micro D evices) によって販売されるモデル80C186 マイクロブロセッサのような従来の80186型のプロ セッサであってもよい。このプロセッサは、クロックジ エネレータ202、パスインタフェース204、契行袋 置206、ダイレクトメモリアクセスユニット208、 チップ選択装置210、タイマ212、および割込プロ セッサ214を含む。との発明に従って、CPU200 はユーザによって、ユーザ指定された機能を実行するよ うにプログラムされるととができ、DSP300に関連 して作動し、後により詳細に説明されるように、IS-54 および他の個号処理アルゴリズムに従ってVSEL Pを実行する。

【0020】CPU200は、アドレスバス102およ

びデータバス I O 4 を含むバスシステムを介してSRA M400およびDSP300と交信する。 これらのバス は、送信/受信バッファ500および可聴インタフェー ス部600への通信も与える。

【0021】図1を参照すると理解されるであろうよう に、もしセルラー電話システムが実現化すると、基地局 または同様のものへの通信は、モデム、無線または司様 のものを含む伝送システムに接続することができるバッ ファ500を介して行なわれる。ローカルユーザへの通 **僧は、役でより詳細が説明されるであろうように、マイ** クロホンおよびスピーカに接続するインタフェース80 0を介して行なわれる。

【0022】図2は、通信ブロセッサ100をより酔細 に示す。図2に示されるように、オンチップ回路もま た、オペレーティングシステムサポート装置700、ウ オッチドックタイマ装置800、システムクロック90 0、システム検査論理装置1000、ならびにリセット およびパワーモード装置1200を含む。

【0023】CPUのユーザプログラミングは、キーバ ッドインタフェース1300、直列ディスプレイおよび 20 入出力パス装置1400、および1つまたはそれ以上の 並列出力ポート1500を介して利用することができ

【0024】図2の各構成要素の機能は、これより簡単 に示す。オーディオインタフェース600は、図3によ り詳細に示される。インタフェース600は、イヤホン およびラウドスピーカ604インタフェース、送受器マ イクロホン601およびハンドフリーマイクロホン60 2インタフェース620、A/Dコンパータ606、D /Aコンバータ608、ハードウェアデシメータ61 0、ハードウェア補間器612およびトーンリンガ装置 614を備える。プログラマブル利得装置616はすべ てのアナログ入力および出力を与えられる。

【0025】インタフェース800の送信経路は、超過 サンブリングA/Dコンパータ606に接続されたプロ グラマブル利得段(6->24デシベル;3デシベル ステップ) 化多重化される2つの入力を有する。A/D の出力はハードウェア装置610で16キロヘルツにデ シメートされる。この僧号は音声処理エンジンによって 使用されるためにオンチップSRAM400にロードさ 40 れる。6 デシベルのプログラムされた利得で、625ミ リボルトの入力はフルスケールのディジタル出力を生じ

【0026】受信側では、音声プロセッサの16キロへ ルツの出力は、ハードウェア装置612に補間され、D /Aコンパータ608に送り込まれる。D/Aの出力 は、イヤホンおよびラウドスピーカのいずれかか、また は両方に入る。プログラマブルアナログ利得段は各経路 に置かれる(0->-36デシベル:3デシベル ステ

ームロードを駆動することができる。ラウドスピーカド ライパは5ポルトP-Pで40オームロードを駆助する ことができる。どちらかの経路にプログラムされたロデ シベルの利得で、フルスケールのディジタルコードはフ ルスケールの出力電圧を生じる。

【0027】トーンリンガ614は、12キロヘルツか ら200キロヘルツまでのプログラマブル周波数範囲を 有する公称50%のデューティサイクルの直角波形を生 じる。出力の振幅はプログラマブルであり、最大レベル 5ボルトアーアで開始し、3デシベルステップで-36 デシベルまで減衰される。トーンリンガは合計されてラ ウドスピーカの出力になる。リンガおよびラウドスピー カ出力パッファは、不能化されたオーディオインタフェ ースの残りの部分とともに作動することができる。

【0028】アナログ折返しおよび入力ミュート機能 は、インタフェース820亿与えられる。プログラマブ ル利得(範囲および分解能)を有するアナログ側音経路 もまた与えられる。

【0029】およそ2、4ボルトの基準電圧出力は、 (エレクトレットマイクロホンを含む) 外部回路をバイ アスするために与えられる。関連するピンは、そこから 基準電圧出力が引出される内部パイアス基準をフィルタ

するために与えられる。

【0030】メモリインタフェース621は、ディジタ ル化された音声を内部SRAM400およびオーディオ インタフェースの間を専用のDMA機構によって移動さ せる。送僧および受信バッファスペースはSRAMの中 に別に設定される。 とれらのバッファはFIFOとして 機能し、音声処理アルゴリズムのブロック性質を補償す るだけ十分に深い、バッファは固定されたベースアドレ 30 スを有する。メモリインタフェースは、各方向に 1 6 k ワード/秒の速度でデータをバッファに往復させる。

【0031】CPU200は、完全な80C186マイ クロブロセッサであり、20メガヘルツまでで実行する ととができる。80C186は、2つの16ビットタイ マ、ブログラマブルチップ選択出力および割込制御装置 を備える。これらの資源のいくつかは内部で使用され、 ユーザが使用することはできない。

【0032】CPUのクロック速度は、システムクロッ クジェネレータブロック900によって助的に制御さ れ、ユーザはクロック速度をプログラマブルに制御する **ととができる。** 

【0033】クロックジェネレータブロック900は、 様々なブロックで使用されるクロック信号のマスタ分布 点として役立つ。との集中機構は、通信プロセッサ10 0内の電力消費を削減するために使用される。 とのプロ ックは水晶発規器および様々な割算器を含む。これらの 割算器の1つはCPUクロック入力に関連される。との 割算器はプログラマブルで、プロセッサのクロック速 っプ)。イヤホンドライバは5ポルトP-Pで540オ 50 度、かつ電力消費を、ブロセッサの作業負荷が低いとき



はいつでも下げることができるようにする。 プロセッサ のクロック速度もまた、ハードウェアの割込に応答して 自動的に変化されることができる。もしこのオプション が選択されると、CPUへのどのようなハードウェアの 割込もクロック速度を最大限に強制するであろう。とれ は、極めて遅いクロック速度で作動する際の、割込応答 待ち時間を短縮する。 クロックはNMIに応答して無例 限に速度を上げ、NMIから復帰すると自動的に前の速 度に復帰される。パワーオンリセット後、最大クロック 速度は限定値としてCPUに与えられる。システムクロ 10 ックジェネレータに与えられることのできる最大分割要 因は64である。CPUクロックは、停止するようにも プログラムされることができる。

ロリ超L 知り川付催じノグー

【0034】CPUによって支持される割込には3つの 等級がある。1)MACエンジン300からのNMI、 2) CPUへの直接割込、および3) 間接割込、であ る。MACからのNMIは、音声処理およびユーザのC PU時間の間のスイッチを制御する基本タスク/スケジ ューラ割込である。NMIはMACエンジン300によ って発生され、CPUのNMI入力へ直接送られる。直 20 【0038】次に示されるのは、80C186ピンの一 接割込は、CPU200の4つのマスク可能な割込入力 に直接接続される割込である。キーパッドスキャナ13 00、並列入出力1500、および制御チャネルプロセ ッサ502は、直接割込を発生する。4番目の直接割込 は間接割込制御装置によって発生され、残りの割込すべ てを1つの割込にまとめる。外部ユーザ回路からのとの\*

\*ような割込も並列入出力ポートに入る。

【0035】CPU200として使用される80C18 6プロセッサは3つのタイマを宵し、うち2つ (タイマ 0および1)は入力および出力ピンを有し、1つ(タイ マ2)は入出力接続を有さない。タイマ0はユーザアク セスのためにピンアウトされ、タイマ1は内部および外 部のいずれにも使用されず、タイマ2は内部機能専用で ある。

【0036】80C186は13のプログラマブルチッ ブ選択出力を発生する。 とれらのうち 6 つはメモリ装置 用であり、7つは周辺装置用である。これらのうち、M CSO, MCS1, UCS, LCS, PCSO & LUP CS1はユーザに与えられる。残りのチップ選択出力 (MCS1, MCS2, PCS2, PCS3, PCS 4、PCS5、およびPCS6) は内部および外部のい ずれにも使用されない。

【0037】(2つの)80C186内部DMA制御装 遺は、外部HOLD/HOLDA機能と同様、通信プロ セッサ100によって支持されない。

東表である。記憶符号の脇化<sup>®</sup> の付けられたピンは使用 されない。配憶符号の脇に+が付けられたピンは内部で 使用され、エミュレーションのためのみに必要とされ る。

[0039]

A19/S6 INT2-INTAO/+ A18/S5 INT3-INTAI/+ A17/S4 LCS/ A16/S3 LOCK/ AD15 MCSO/-PEREQ **AD14** MCS 1/ERROR AD13 AD12 MCS2/ AD11 MCS3-NPS/\* AD10 +1MNAD9 PCS5-A1\* AD8 PCS6-A2\* AD7 PSC4/ AD6 PSC3/\* AD5 PSC2/\* AD4 PSC1 AD3 PSC0/ AD2 RD/-QSMD/ AD1 RES/ ADO RESET\* ALE/QS0 S 2 / ARDY S 1/ BHE/ S O CLKOUT\* SRDY



 $C_{i,j}$ 

(6)

特別平7-38509

10

9

DEN/ TEST/-BUSY" DRQ0\* TMR IN 0 DRQ1\* IN 1" TMR DT-R/ TMR OUT 0 HOLD\* TMR OUT 1º HLDA\* UCS/ INTO+ WR/-QS1 INT1+X 1 X 2 \*

振算/加算(MAC)エンジン300は、複雑な音声処 10 理アルゴリズムを実行するためにCPU200と作動するように設計された特殊な目的DSPエンジンである。MACエンジンはより詳細を図4に示され、実行装置302、シーケンサ304、様々なループカウンタ306、308およびアドレスジェネレータ310、312、命令ROM314、およびSRAM400への外部インタフェースを含む。MACはまた、24ビット×24ビットのハードウェア乗算器およびハードウェアDOループといった従来のDSPの特徴を含み、その特殊化された機能の実行を補助する。 20

【0040】MACエンジン300は、CPU200のマスタ/スレープ関係におけるマスタとして機能する。同期はMACエンジン200によって発生されたマスクできない割込(NMI)によって維持され、NMIライン326のCPU200NMI入力に伝送される。シーケンスカウンタはMACエンジン300によって維持される。このカウンタはNMIが発生されるごとに、MACエンジン300によって増分され、各フレームの終了時にクリアされる。MAC300はカウンタを割込ポインタとして説出す。

【0041】MAC300によって実行されるべき音声アルゴリズムまたは他の信号処理プログラムは、内部ROM314にマイクロコード化され、ユーザによってアクセスされるととはできない。とれらのアルゴリズムは、RAM316のブロックとして記憶される、サンブリングされた音声データの複雑な音声処理アルゴリズムを処理する。

【0042】命令セット — MAC命令セットは、昼み込み、相関、補間、デシメーション、ベクトル直交化、および再帰的フィルタリングといった機能を含むディジ 40タル音声処理アルゴリズムを支持する。これらの機能はブロックとして記憶されるデータで実行され、エンジンのアーキテクチュアはこの応用を反映する。これらの機能を実行するために必要な動作は、特に、乗算、乗算一累算、加算、減算、データオーバーフロー管理、順次のブロックアドレッシング、データ移動、およびデータの位取りを含む。これらは以下に要約される。

累算器メモリ基準命令

・異算器を絶対値にせよ。

【0043】・緊算器にシフトで加算せよ。

・累算器に桁上げで加算せよ。

【0044】・高い累算器に加算せよ。

・低い累算器に抑制された符号拡張で加算せよ。

【0045】・緊算器にシフトをロードせよ。

・高い累算器をシフトで記憶せよ。

【0046】・低い累算器をシフトで記憶せよ。

・累算器からシフトで減算せよ。

【0047】・素質器からボローで減算せよ。

・高い累算器から減算せよ。

【0048】・低い緊算器から抑制された符号拡張で減20 算せよ。

・気算器をゼロにせよ。

メモリアドレスジェネレータ命令

・アドレスジェネレータをロードせよ。

【0049】・アドレスジェネレータを変更せよ。

・アドレスジェネレータを記憶せよ。

#### 乘算命令

・積レジスタ (Preg) を累算器に加算せよ。 【0050】・一時レジスタ (Temp) をロードせよ。

30 · Tempをロードし、かつ前の積を緊算せよ。 【0051】 · Tempをロードし、かつ累算器のPregを配金せよ。

·Tempをロードし、かつ前の積を減算せよ。

【0052】・乗算および異算せよ。

・ (Tempを) 乗算 (し、かつPregの積を配憶) せよ。

【0053】・前の積を乗算および減算せよ。

・(Tempを) 乗算し、前の積を累算せよ。

【0054】・符号なしで乗算せよ。

・累算器をPregでロードせよ。

【0055】・高いPregを記憶せよ。

・低いPregを記憶せよ。

【0056】・Preg出力をシフトモードにセットせよ。

入出力およびデータメモリ動作

・データをメイルボックスから入力せよ。

【0057】・メイルボックスへデータを出力せよ。

・外部割込フラグをセットし、かつ動作レジスタをロードせよ。

50 【0058】・外部割込フラグをリセットせよ。



・ループカウンタを能励化せよ。

【0059】・ループカウンタを不能化せよ。

上に述べたように、MACエンジン300はスレープC PU200へのマスタとして作動する。CPUは、マス クできない割込(NMI)としてCPUに作用するライ ン32日の外部フラグを設定することによって、制御さ れることができる。作用カウンタは、割込要求肯定応答 の際にCPUによって読出可能であるMACエンジンに よって更新され、それによってタスクの同期は維持され る。CPUを往復するデータおよび制御パラメータの通 10 は、システム機能のために使用可能である。静的スケジ **個は、メイルボックスのハンドシェーキング機様を使用** する専用の二重ポートされたRAM316を介して行な われる。MACエンジンおよびCPUの間の音声処理ア ルゴリズムのスタティックスケシューリングによって、 との単純でかつ効率的なインタフェースは、アルゴリズ ム機能を計算するためにパラメータを通信することがで きる。

【0060】内部SRAM装置400は、多重ボートの アクセスアービトレータを有する単一のボート構造であ る。SRAM装置400は、MACエンジン300、C 20 PU200、オーティオインタフェース800、および 送信/受信パワー500の一部である制御チャネルプロ セッサ502によってアクセスされる。RAMは、どの モジュールがアクセスしているかによって、バイト、ワ ード(16)、および長いワード(24)境界に組織さ れる。RAMの全体の大きさは、実行されるべきプログ ラムの条件にあっている。SRAMはアクセス制御機構 を単純化するために、別々のブロックに区分されてもよ い。たとえば、FACCH、SACCH、およびCDV CC機能に関連するRAMは音声データのために使用さ 30 れるRAMとは別の区面に置かれてもよい。

【0081】オペレーティングサポート論理装置700 は、音声処理動作および、このブロックに受けられかつ 置かれる「ユーザコード」の間に、タスクスケジューリ ングを与えるための特定のハードウェアである。音声機 能およびユーザ機能の間の区分は、スタディックスケジ ューラによって厳密に実施される。

 $C_{ij}$ 

【0062】音声処理および非音声タスクの間のCPU の爵的区分を支持するために、音声アルゴリズムに関連 しない割込といった、実時間イベントはすべて、非音声 40 ウィンドの間のみ、CPU200に与えられなければな らない。〇Sサポート論理ブロック700の機能は、と の隔離機能を実行することである。一般に、割込は、音 戸機能が他の割込によって割込まれることができないN MIサービスルーチンの間起とるという事実によって自 助的にブロックされるであろう。(NMIは、それによ って、音声機能が80C186を制御するととができ、 NM I 命令からの復帰が実行されると、制御が非音声タ スクに復帰される機構として使用される。)したがっ

れない.

【0063】上述のように、CPUはシステムCPUと して、かつ、音声ブロセッサの一部として作動する。ス ーザが通常見るのは、CPU処理容量の一部である。シ ステム機能および音声処理の間の区分は、OSサポート 論理ブロックおよびファームウェアシェルによって実施 される。スケジューリング機構は事実上静的であり、C PU資源を音声動作へ無条件に、極めて特定の時間に与 える。CPUは普声関連タスクを実行していないとき ューリングの結果として、ユーザはその時間の一部、C PUを、ブロセッサが使用できないときに厳密に実施さ れるギャップで見る。 これらのギャップは、CPUがギ ャップの間に非音声タスクを作動しないとき以外は、ユ ーザに明らかである。これは、割込を含むシステムタス クはすべて、音声処理ウィンドの間ブロックされる (阻 止される)ととを意味する。

12

【0064】ハンドシェイキングのいくつかは、OSサ ボート論理およびパワーモード制御機能の間に必要とさ れ、遮断およびアイドルモードを規則正しい底様で出し 入れするととを保証してもよい。

【0065】MACエンジン300は、80C186が ある特定の時間に音声あるいは非音声モードのどちらに あったかを示す。

【0066】制御チャネルブロセッサ502は、それが GSMまたは1S-54モードのどちらであるかといっ た実現されるアルゴリズムによって異なるように機能す る。制御チャネルブロセッサ5 0 2 の基本機能は、デー タチャネルの、前方のエラー制御および周期冗長検査

(CRC) 機能、ならびに制御チャネル、のピットレベ ル処理を行なうととである。

【0067】【S-54モードでは、制御チャネルプロ セッサ502は、下で説明されるように、アナログむよ び読出準備動作の間理想的である。800186 CP U200は、アナログおよび読出準備モードの間にすべ ての制御処理を行なう。ディジタル動作の間、処理され るべきチャネルは、SACCH、音声、CDVCCおよ UFACCHの4つである。データチャネル中の高速対 応制御チャネル(FACCH)メッセージの存在は、検 出され、そのデータは処理されねばならない。図5およ び図6は、制御チャネルプロセッサの受信および送信部 のブロック図を示す。

ACCH、受信 - 図5に示されるように、受信SAC CHのデータは、制御チャネルプロセッサへ、ライン5 10のフレームフォーマッタから送られる。制御チャネ ルプロセッサブロック512内のハードウェアは、シフ トレジスタからのデータを内部SRAMのバッファへD MAする。SACCHのデータは符号化された形式(1 /2量み込み符号)であり、23スロット時間からSA て、非音声勢込を阻止するために特定の論理は必要とさ 50 CCHのデータでインターリープされる。データはハー

ドウェア内で処理されず、むしろ内部RAMバッファへ 移動させられる。そとから、800186 СРU20 0 によってユーザソフトウェアによって処理するための 外部RAMに移動させられる。

【0068】SACCH送信 — 送信されるSACCH のデータは、符号化(1/2畳み込み符号)され、イン ターリーブされ、80C188 CPU200によって 外部RAMに置かれる。そこから、データは、80C1 86 CPU200によって、内部RAMのバッファヘ 移動される。図8に示されるように、制御チャネルブロ 10 セッサ装置520内のハートウェアは、制御チャネルブ ロセッサ内のシフトレジスタ522にデータをDMAす

【0069】音声、受信 — データチャネルは、音声ま たはFACCHのデータのどちらかを含むことができ る。通信プロセッサ100は、ある与えられた受償フレ ームに、どの型のデータが含まれるか予め知らないた め、データは音声およびFACCHのデータの両方とし て処理されなければならない。

【0070】受信方向において、図5に示されるよう に、音声データはシーケンサ526内のクラス1および クラス2の部分に分割される。クラス1の部分は、1/ 2量み込み符号プロセッサ528およびCRC検査装置 532を介して、制御装置534によって内部SRAM に置かれる前に、処理される。 クラス2のデータは、制 御装置534によって直接SRAMに置かれる。

ACCH、受信 ― 受信データチャネルもまた、FAC CHプロセッサを通過し、1/4量み込みデコーダ53 OおよびCRC検査装置536に送られる。もしCRC 検査が有効であれば、データが実際にFACCHのデー 30 タであった、さもなければ音声データと考えられること を示す。有効なFACCHデータは、内部RAMバッフ ァにDMAされる。

【0071】音声、送信 ― 送信側(図6)では、シス テムは、データが音声またはFACCHのどちらである か、前もってわかる。送信される音声データは、MAC エンジンによってクラス 1 およびクラス2フィールドで SRAMに置かれる。クラス1フィールドは、マルチブ レクサ544によってフレームフォーマットに送られる 前に、1/2畳み込みエンコーダ540およびCRCジ 40 ェネレータ542を介してDMA装置546によって送 られる.

【0072】FACCH、送信 — 送信されるFACC Hデータは、BOC186 CPU200によって内部 RAMのパッファに置かれる。そとから、制御チャネル プロセッサにDMAされ、マルチプレクサ544によっ てフレームフォーマッタに送られる前に、1/4量み込 みコーダ550およびCRCジェネレータ552を介し て送られる。

トからの受信CDVCCデータは、12.8ハミングコ ードデコーダ560を介して処理され、内部RAM内の パッファにDMAされる。そとから、80C186によ って処理される。

【0074】CCVCC、送信 — 80C186 CP U200は、創御チャネルブロセッサ内のバッファにC DVCCパイトを書込む。そこから、12.8ハミング コードエンコーダ554を介して処理され、フレームフ ォーマッタに送られる。

【0075】GSM — GSMモードでは、次の機能は 音声チャネルで行なわれる。 受信方向において、 HDL C(LAPM)ピットレベルの処理は、制御チャネルブ ロセッサ内で処理され、データは内部SRAMに置かれ る。送信方向において、パケットは80C186によっ てフォーマットされ、内部SRAMに置かれる。 そこか ら、制御チャネルプロセッサはピットレベルのHDLC プロトコルを実行し、データをフレームフォーマッタへ 送る.

【0076】割込 ― 制御チャネルプロセッサはある状 20 懸条件に応答して、CPU200への直接割込を発生す る。 これちの条件は、FACCH、SACCHおよびC DVCC受信データサービス要求と、FACCHおよび SACCH送信完了表示と、音声エラーミュート要求 と、FACCHエラー表示とを含む。

【0077】送信/受信バッファ500の―部でもあ る、フレームフォーマッタ504は、GSMまたはIS - 5 4 モードのどちらであるかといった、実現されるア ルゴリズムによって、異なるように機能する。IS-5 4モードでは、フレームフォーマッタは、20ミリ秒の 送信および受信スロット (2/フレーム) を組立て、か つ分解する。データは、コードされたディジタル検証カ ラーコード(CDVCC)、低速対応制御チャネル(S ACCH)、および音声/高速対応制御チャネル(FA CCH) データの流れに分類される。フレームフォーマ ッタは、直列無線インターフェイス508および制御チ ャネルプロセッサの間に位置する。

【0078】送信方向では、音声/FACCH、SAC CHおよびCDVCCデータは、多重シーケンサ586 内の装置580、582および584からの同期、保 護、およびランブピットに結合され、直列無線インター フェイス506に送られる。音声またはFACCHデー タは、2スロット時間にわたってスロットインターリー ブ動作を行なうシーケンサ502によって、バッファ5 60内に組立てられる。インターリープアルゴリズムの 性質のために、バッファは2ブロック深さである。デー タは次のブロックが組立てられている間、プロックの中 から送信される。

【0078】直列無線インターフェイスは、制御および データ情報の両方を送るので、そのヒット伝送速度は無 【0073】CDVCC、受信 ─ フレームフォーマッ 50 線のピット伝送速度よりも速い。この理由で、無線のピ

ムレッサディンカムノロ コリサリーカ

ット伝送速度クロックは音声動作のために発生され、ラ イン590上の直列無線インターフェイス (SRI) ビ ットクロックは、非音声動作の送信および受信のために 使用される。無線のビット伝送速度クロックは、回復さ れたスロット同期に位相ロックされる。

【0080】受信機は、直列無線インターフェイスから 受信されたデータを送受切換機/シーケンサ570内の 音声/FACCH、SACCH、およびCDVCCビッ トの流れにデマルチプレクスする。音声データは、ディ ンターリーブ (deinterleave) され、2ス ロットの深さのパッファ592内に記憶される。SAC CHおよびCDVCCデータの流れは、制御チャネルブ ロセッサに直接送られる。同期検出器594は、スロッ トIDと同様、スロットの境界も識別する。

【0081】直列無線インターフェイス506(図2) は、CPUを往復する制御指令によって送信(または受 信)されるピットの流れと無線とを単一の直列ピットの 流れに結合する。これは、送償データと、受償データ と、ピットクロック信号とを有する、3本のワイヤイン ターフェイスである。フレーミングパターンは、データ 20 の流れに、はめとまれる。とのブロックの定義は、接続 されるユーザ無線にまったく依存している。

[0082] サニティタイマ (sanity time r)は、通信プロセッサ100に含まれる。タイマは永 久的に能動化され、時間切れになると、RESET/ (アクティブ ロー) ピンに2ミリ砂パルスを発生す る。通信プロセッサの内部のハードウェアもまた、ウォ ッチドッグタイマ800(図8)によって時間切れをリ セットされる。その結果はRESET/ビンを起動する のと同一である。ハードウェアリセットは、カウンタ8 02が2秒置きにクリアされなければ、通信プロセッサ 100に発生される。カウンタ802がクリアされなけ れば、出力はリセットパルスジェネレータ802へ発生 される。特定のキーシーケンスはCPU200によっ て、リセット後2秒以内、および前の時間切れへの前の 更新から2秒以内にウォッチドッグキーレジスタ804 に書込まれなければならない。 キーシーケンスは、リセ ットから開始する2段階機能である。 ウォッチドッグタ イマは段階 1で開始し、ウォッチドッグキーレジスタへ の書込を待機する。ウォッチドッグキーレジスタに書込 40 まれた値がA5H以外のものであれば、システムリセッ トは(ちょうど最終カウントが到着したかのように)発 生される。 書込がA5Hであれば、段階2は入力され る。段階2では、ウォッチドッグタイマは別の番込を待 機する。 春込が5AHであれば、タイマはリセットさ れ、段階1は再入力される。曹込が5AH以外のもので あれば、システムリセットが発生される。

【0083】ウォッチドッグタイマは、ハードウェアの ピンで固定できるディスエーブルモードを有し、これに 能化されることができる。WDTDISABLEピンが ローに連結されると、ウォッチドッグタイマは能動化さ れる。ハイ化連結されると、ウォッチドッグタイマは不 館化される。

16

【0084】牛ーパッドインターフェイス1300(図 2) は、図9に示されるキーパッドスキャナ1302を 含む。スキャナ1302はキーバッドを25キーまで支 持する。スキャナはCPU200から自主的に作動す る。キーパッドの作業は、CPUのアドレス空間にマッ ブされた状態レジスタ1304を介して検出され、報告 される。キーが押されるとき、および解除されるとき、 割込は発生される。作業は、押し下げることおよび解除 の両方でデパウンスされる。目覚まし信号は、キーパッ ド作業が、MSCが遮断またはアイドルモードにあると き検出されると、発生される。エラーコードは、多重キ 一が押し下げられると発生される。

【0085】次の協能は、キーパッドスキャナ1302 によって行なわれる。キーパッド作業の検出、キー閉鎖 の問一性の決定、キーの上下移行のデバウンス、CPU 200への直接割込の生成。キーパッドの状態は、CP U200ユーザアドレス空間にマップされたレジスタを 介して報告される。との状態は、フットキーダウンコー F(not key down code) (0000 0000)、多重キーダウンコード (XXXXXXX 1)、および各キーのコード (RRKKKKKO) を含 む(R=予約、K=キーコードおよびX=ドントケ ア)。マスク可能な割込は、使用できるレジスタが変化 するときに発生される。キーバッドスキャナは、作業が 存在しない静的状態に作動するように設計され、作業の 検出の際に自動的に目覚ましを行なう。

【0086】 直列入出力表示インターフェイス1400 (図2) は、3本のワイヤのバスであり、これによって CPU200は、LCDといった外部直列装置と通話す ることができる。3本のワイヤの直列バス(クロック、 データ入力、およびデータ出力)は、表示モジュールお よび直列EEPROMのようなユーザが必要とする他の 直列に制御された装置と通信するために与えられる。直 列バスは、CPU200への周辺装置であり、単独でユ ーザソフトウェアの制御下にある。直列バスに使用され るプロトコルはユーザによって特定されるべきである。 もし多数の装置がバスに接続されると、並列入出力ポー トは必要なチップ選択機能を与えるために使用されると とができる。 直列バスはソフトウェアを介して、 蔵力消 **慢を減少させるために不能化されることができる。通信** プロセッサが遮断モードにあるとき、データ入力の作業 は、通信プロセッサ100の目覚ましを行なわないであ ろう.

【0087】システムクロックジェネレータ900は、 **通信プロセッサ100の内部のすべてのクロックを発生** よってウォッチドッグはソフトウェアの開発のために不 50 する。電力消費を減少させるためのクロック速度の動的

制御は、リセット/モード制御ブロックとともにこのブ ロックで処理される。

【0088】リセットおよびパワーモード制御装置12 00は、パワーオンリセットおよび低電圧検出を与え る。別々のリセット入力および出力ピンが与えられる。 システムリセット機能に加えて、MSCの様々な動作モ ードの出入れの制御は、とのブロックに置かれる。

【0089】並列入出力ポート1500は、入力および 出力のいずれにもプログラムされることができる汎用の 入出力ピンとして与えられる。各出力の論理的状態は、 入力/出力選択レジスタ1502(図10)を設定する ことによって、CPU200によりプログラマブルであ

【0090】入力としてプログラムされるピンは、ピン が最後に読出されて以来、状態をハイからローへ変化し たということを示すのと同様、ピンの現在の状態も両方 報告する。1つのマスクできる割込は、どのような入力 が状態をハイからローへ変化させるときも、CPU20 0 に発生される。この割込はピットととにマスク可能で ある。リセットにおいて、すべてのピンは入力であり、 割込は不能化される。

【0091】出力としてプログラムされたピンの状態 は、CPU200によってレジスタ1504にプログラ ムされた論理的レベルを直接反映する。

【0092】 制御/状腺レジスタ — 4つの型のレジス タが利用され、それらはすべてCPU200のアドレス 空間にマップされる。レジスタ1502の第1の型は、 各ビンに1ピットを有し、そのビンが入力であるかまた は出力であるかを制御する。第2の型1504は、各ビ ンに 1 ビットを有する。 これらのビットは、入力ビンの 30 現在の状態を与え、出力ピンの状態を設定する。第3の 型1506は、各ピンに1ピットを含み、レジスタが最 後に読出されてから各入力が状態を変化させたかどうか を報告する。レジスタの最後の型1508は、各ビンに 1つの割込能動化ビットを与える。並列ボート割込は、 直接割込であり、CPU200に直接送られる。

【0093】システム検査論理ブロック100は、電話 のシステム検査を実行するためのハードウェアを備え る。とれらのテストは、支持されるアルゴリズムに基づ いて決定される。

【0094】通信プロセッサ100の役割は、典型的な IS-54セルラー電話の図面を参照すると、最適に示 されることができる。図11は、ディジタルモードで作 動する【S-54電話に必要とされる機能を示す(GS M動作は、音声および信号アルゴリズムが異なる以外は との図面に類似している。)。通信プロセッサ100 は、点線の枠内の機能を実行する。

【0095】図20は、アナログ動作モードの電話機能 を示す。このモードでは、通信プロセッサは必要な音声

O がディジタルモードに使用されるのと同じ DSP資源 を使用して、音声および制御信号を処理することに注目 すると興味深い。ディジタルモーFDQPSKモデムに

あるA/DおよびD/Aコンパータは、アナログモード で使用され、ディジタルフォーマットを往復するラジオ によるアナログ信号を変換する。これによって、さもな ければ二重モード動作に必要とされたであろうハードウ ェアの複写が減少する。

【0096】図12は、この発明を使用するディジタル

10 音声処理のための伝送経路を示す。この図は以下のもの を示す。

【0097】アナログ利得ブロック616、A/D60 6、デシメータ610 — これらのブロックはマイクロ ホンからの入力を増幅し、ディジタル化し、デシメート

【0098】ハンドフリー減波器 (HF減衰器) --- と れは、所望されるなら与えられてもよいハンドフリー装 置の制御下にあるプログラマブルな減衰器である。

【0099】ハイパスフィルタ (HPF) - 120へ 20 ルツで遮断されるハイパスフィルタである。

【0100】DTMF -- 送信されるDTMFトーン は、DTMFブロックによってことで信号経路に送込ま れる。これらのトーンもまた、基地局によって発生され

【0101】VSELPエンコーダ — 音声圧縮アルゴ リズムはこのブロックによって行なわれる。

【0102】CRC --- CRCは、音声の符号化された 各ブロックの、12の最上位知覚的ビットのために計算 される。

【0103】量み込み符号化 ― 1/2量み込み符号 は、各音声ブロックの77クラス1ビットを処理するた めに使用される。

【0104】FACCH量み込み符号化 —— 音声の代わ りにFACCHデータは送信されるとき、1/4畳み込 みコーダを介して処理される。

【0105】SACCH量み込み符号化 --- SACCH データは、1/2量み込みコーダを介して処理される。

[0108] CDVCC - 12 La FOCDVCC は、12.8ハミングコードを使用して組立てられ、直 列のビットの流れとしてフレームフォーマッタに送られ 40

【0107】フレームフォーマッタ -- CDVCC、S ACCH、および音声/FACCHのピットの流れは、 保護時間、ランブ時間、および同期ピットとともに送信 するためにフレームに配列される。

【0108】 DQPSKモデム ― フレームフォーマッ タからのピットの流れは、DQPSKモデムを介してア ナログフォーマットに変換される。

【0109】RF/FM変顕器 -- とのブロックは、F および制御機能のすべてを行なう。選信プロセッサ10 50 M変調およびRF機能を与える「無線」である。

(0110)ディジタル音声処理のための受信経路は図13に示される。

RF-FMデモジュレータ — このブロックは、RFもよびFMデモジレーション機能を与える無線受信機である。

【0111】差動直角位相シフトキー(DQPSK) モデム — 無線の出力は、DQPSKモデムによってディジタルビットの流れに変換される。

(0112) フレームデフォーマッタ — モデムからの ビットの流れは、フレームからなる。フレームデフォー 10 マッタは、各クレームをSACCH、CDVCC、およ び音声/FACCHデータに分割する。さらに、スロット同期はこのブロックで検出される。

(0113) 量み込みデコーダ → 178 ビットの符号 化されたクラス1の音声データは、1/2 量み込みデコーダを介して処理される。

【0114】FACCH量み込みデコーダ — もし存在 するなら、FSACCHデータは、1/4量み込みデコ ーダを介して処理される。

【0115】SACCH量み込みデコーダ ―― SACC 20 Hデータは、1/2量み込みデコーダを介して処理される。

【0116】CDVCC — ハミング符号 (12.8符号) 化されたCDVCCは、このブロックでデコードされる。

【0117】CRC — 7ビットのCRCは、基地局トランスミッタによって量み込み符号化される前に、12の知覚的最上位クラス1音声ビットに付加される。このCRCフィールドは、このブロックによって検査される。

【0118】VSELPデコーダ ─ VSELP音声拡張アルゴリズムは、とのブロックによって処理される。 【0119】ミュート ─ ある条件下にむいて、音声信号はミュートされねばならない。入力または出力ミュートを作り出すどのような過渡現象も、特定の振幅および必要とされる持続期間に過たさなければならない。

 $\langle \langle \rangle \rangle$ 

【0120】呼出処理トーン — 免録音およびDTMF のようなトーンは、ユーザフィードバックに与えるため に発生される。これらのトーンは、この点で受信経路に 送込まれる。トーンジェネレータもまた、送信側のDT MF 信号を発生するために使用されることに注意された し。

【0121】ハンドフリー減衰器 — これは、ハンドフリー装置の制御下にあるプログラマブルな減衰器である。

【0122】補間器、D/A、LPF、およびアナログ利得段階 — 補間器、D/A、およびローパスフィルタは、プログラマブルな利得出力ドライバによって増幅されるアナログ音声信号を作り直す。

【0123】音声処理([S-54)

20

序説 — 音声コーディングアルゴリズムは、コード励起線形予測(CELP)コーダとして知られる一群の音声コーダに属する。この方法はコードブックを使用して、励起(残余)信号をベクトル量子化し、励起を表現するためにどのコードを使うべきかを決定するための合成による分析方法を使用する。使用されるアルゴリズムは、予め定められたコードブック構造を使用する、ベクトル和励起線形予測(VSELP)コーディングと呼ばれるCELPの変形である。この技術は、全体のコードブックサーチ処理をかなり減少させる。アルゴリズムは、図7に示される従来のLPC合成方法を使用するエンコードおよびデコード機能の両方を必要とする。

【0124】CELPシンセサイザー

図14は、基本的音声CELP合成ルーチンを示す。デコーダのCELPシンセサイザーは、コードブックかのどの励起ペクトルを使用すべきかを決定するために受信コードを使用する。コードブックは、40サンブルの長さどとに128ペクトルを含み、これらのベクトルは、典型的には、ランダムホワイトガウス変数である。選択されるベクトルは、利得項ガンマによって調整され、復元された音声の40サンブルを得るために、1組の線形フィルタに与えられる。フィルタは、励起に周期性を与える「長期(10ngーterm)」または「ピッチ」フィルタを含む。「長期」フィルタの出力は、信号にスペクトルエンベローブを加える「短期」または「ホルマント」フィルタに与えられる。

【0125】「長期」フィルタ — 長期フィルタは、前のサンブルから次の出力サンブルを予測しようと試みるシングルタップの予測器を組入れる。 送信機能は、B(2)が重りおよびしによって特徴付けられるとき、【0126】

【数】】

30

$$B(z) = \frac{1}{1 - b z^{-1}}$$

【0127】によって与えられる。Lは、「遅れ」と呼ばれ、音声化された音声(voiced speech)に対しては、典型的には、ピッチ期間またはその倍数であろう。パラメータpは、「長期」予測係数であ
40 る。

【0128】「短期」フィルタ — 短期フィルタは、前の10の出力サンブルから次の出力サンブルを予測しようと試みる短期予測器を組入れる。フィルタは、従来のLPC合成フィルタに等しく、

[0129]

【数2】

$$A(z) = \frac{1}{1-\Sigma (a[i] z^{-1})}$$

50 【0130】(iは1から10である)によって与えち

れる伝達関数を育する。

【0131】「短期」フィルタは、極「合成」フィルタ すべての直接型式フィルタ係数であるa[i]パラメー タによって特徴付けられる。

【0132】パラメータの更新 ― 様々なパラメータ (符号、利得、フィルタ係数) は、シンセサイザーへす べて同じ速度で送信されるわけではない。「短期」バラ メータは、「長期」パラメータが「サブフレーム」速度 で交信される一方、「フレーム」速度で交信される。フ レームは、4つのサブフレームからなり、サブフレーム 10 は40のサンブルからなりサンプリング速度は8キロへ ルツである。

【0133】短期予測パラメータ ― 短期予測パラメー タは、短期フィルタのa [i]のパラメータである。こ れらは、基本的なLPC直接型式フィルタ係数であり、 FLATとして知られる高速固定小殻点共分散格子アル ゴリズムと呼ばれるLPC分析技術によって発生され る。これは、保証されたフィルタ安定度、ウィンドウさ れない (non-windowed) 分析、および反復 内の反射係数を量子化する能力を含む格子アルゴリズム 20 ことを暗示する。 の長所を有する。

【0134】合成による分析 — コードブックのサーチ 手順は、図8に示されるCELPシンセサイザーの起と り得る励起としての各コードベクトルの試みからなる。 合成された音声 s'(n)は、入力音声に対して比較さ れ、差信号が発生される。との差信号は、次に重み付け フィルタ♥(z)によってフィルタされ、食み付けされ たエラー信号を発生する。エラー信号中の電力e (n) は、計算され、最小の重み付されたエラー電力を発生す るコードベクトルは、そのサブフレームのコードベクト 30 コードワードiのピットm=0ならば ルとして選択される。

【0135】図15は、CELPコードプックサーチを 実行するための経路指定である。図15では、以下のと とが示される。

【0136】重み付けフィルタ♥(z) ─ 重み付けフ ィルタは、知覚考察に基づいたエラースペクトルを重み 付けするのに役立つ。これは、音声スペクトルの関数で あり、「短期」 (スペクトラル) フィルタのa [i]パ ラメータの点から表現される。

(0137)

【数3】

$$W(z) = \frac{1-\Sigma (a [i] z^{-1})}{1-\Sigma (a [i] f z^{-1})}$$

【0138】エラーの重み付けの量を定義するパラメー タはfであり、音声信号のホルマント領域において許容 されるべきエラーの量を制御する。この実現において は、 f = 0.8 である。

【0139】改訂されたCELPコードブックサーチは 図16に示される。食み付けフィルタは、両方の入力経 50 フレーム 22

路から、図16に示されるのと同一の構成を与える減算 器に移動される。ととでは、H(z)は、A(z)、短 期(スペクトラル)フィルタおよびW(z)、重み付け フィルタの組合わせである。これらのフィルタは、A (2)のデノミネータがW(2)の分子によって消され るために、結合される。

[0140]

【数4】

$$H(z) = \frac{1}{1-\Sigma (a[i] f z^{-1})}$$

【0141】利得の最適化 -- 残余エネルギに基づいた コードブックサーチに先行する利得パラメータを決定す る代わりに、全体のサーチの利得を固定するであろう方 法が選択され、各コードベクトルの利得を最適化し、よ りよい結果をもたらす。最小の重み付されたエラーを与 えるコードベクトルが選択され、それに対応する最適な 利得がそのために使用されるであろう。このことは、利 得項がサブフレームの速度で更新されなければならない

【0142】コードベクトルの構造 -- VSELPコー ダは、7つの基準ベクトルから構成される2'コードベ クトルの励起コードブックを使用する。 Vm(n)をm 番目のベクトルおよびui(n)をコードブックのi番 目のコードベクトルとして定義すると、

 $ui(n) = SUM \{gim * vm(n)\}$  $u_i(n) = \Sigma (g_{im} XV_m(n))$ m=1から7, i=0から127, n=0から39 コードワードiのピットロ=1ならば gim=-1換言すれば、コードブックの各コードベクトルは、7つ の基準ベクトルの線形の組合わせとして組立てられる。 ランダムコードブック化対するVSELPコードブック の利点は、

- ・極めて能率的なコードブックサーチ手順
- ・低いコードブック記憶要求
- ・チャネルエラーに対してより強健なこと
- ・コードワードおよび「遅れ」係数bの効率的な接続最 強化

40 ピットの割当て ― 音声コーダの基本的データ速度は、 7950ヒット/秒である。とれは、前方のエラー訂正 /検出技術を使用して13キロピット/秒までコードア ップされる。次のように割当てられる音声コーダ (エラ ー制御前)には、159ピット/フレーム(20ミリ 秒)ある。

[0143]

短期フィルタ係数 ― 38ピット/フレーム フレームエネルギ - 5ピット/フレーム 遅れ、し 一 7 ピット/サブフレーム 28ピット/ (13)

特開平7-38509

コードワードー 7+7ビット/サブフレーム 56 ピットノフレーム b、gamma、、gamma、ベクトル量子化器 — 8ピット/サブフレーム 32ピット/フレーム 図17は、IS-64に従ったVSELP符号化アルゴ リズムを実行するためのステップのフローチャートであ る。図18は、IS-54のデコードVSELPアルゴ リズムを示す。図17および図18の各ステップの詳細 な説明は、とこに参照によって援用される、1989年 12月、電子工業協会(Electronic Ind 10 される演算助作の数を示す。 ustries Association) によって出

微能

\*ュアルモード移動局 - 基地局の互換性規格 [ S - 5 4 (Dual-Mode Mobile Station -Base Station Compatibili ty Standard IS-54)」に見られると とができる。

【0144】図19および図20は、図17および図1 8のステップを実行するのに必要な演算ステップを区分 するタイミングを説明する。下の表1 および表2は、図 17および18の様々なステップを実行するのに必要と

[0145]

版されたEIA/TIA事業番号2215の出版物「デ\* 【表】】 本注をたい

THE RE	<b>洲</b> 中野作 No.	•	フレーム/	サブフレーム 係秀
エンコ-9" E	DSP	CPU	. F/SF	44.3
プラータ D		C. U	. 175F	
ED MINZZING	1110		F	140
年② 自己48例がよびウィンドニング	1870 + 55		Ę	160 サンプル
E② 自己和間あるなマンドニング E③ 共分散格子アルコリズム E④ YI pr dinn な液 G⑤ an 初間 E⑥ bi マレビューの本項 EØ 日本予測器の遅れか計算 G⑥ H(3)へることでクラルの	1475	10	F.	
EO Time diagram	45		SF	
E(3) din Hill	20-			4.47 ml
E① din補間 E② biを発生かみ事件	20*	9	SF SP	+4776-4 1, 23 APT
EO 引動予測器の違わ。計算	11556	126	SF	+4776-4 1, 2 3 not
E(1) H(3) 1 4 2-7-14 7 1123	11334	120	ar	<i>,</i>
在0年度世界	2450		F	
THE EXAMENT DO	280*		_	ユードブマク 1 の ケーチ サケナルーム 1, 2 3 のみ
E切 コードベクトルコ 正文	600	1	SF SF	+47764 1, 2 3 nd
ED Row, Day - STILL	280 + 1120	4	SF	
E () Ci, Gi, Cu, Grantill	200 1 1120	616		
E (1) Ci, ci, Cn, cn, still E (2) C1, cn, cn, cn, cn, cn, cn, cn, cn, cn, cn	192	OID	SF	
ED CI'GOUE, ALTICOUPGINED	172	64	SF SP	
<i>E倒</i> ( コードプラクス 🕳	2450	<b>D</b>	Sr F	コードブャクィッサーティングラ
EO' 3- P7-7 Z . 1	280		SF	コードブックス・ケーデ
正位 コードブシフィ あぶび とっ 道久	6320	8	SF	+1776-41, 2 3 nos
E (1)' 3-17-17 2-10	280 + 1120	U	SF	•
EØ′, ⊒-۴7≒12		616	SF	
Ε₫′ コードプシク≥ο∰		192	SF	
E (9' 2-4"7">72a (4)		64	SF	7-15-6 0
E(3) Rus, Paris a \$13	240 + 40	<b></b>	SF	コードフレクスのサーテュント
E ( ) RS. Roc. a Lt 14.	22 + 120		SF	利作 是多化
ED a.b.c.d.a.f.g.h.infil	21 .			
€ (13)	<b></b>	•	SF	-
EØ \$198=7- n \$11√6	2304		cc	
E(3) Rus, Russiantia E(3) Rs. Rp. n ht ll. E(3) a.b.c.d.e.f. g. h. in ht l E(3) #198 = 7- n florido E(3) #198 = 7- n florido E(3) #198 = 7- n florido	~~	255	SF	
		درء	SF	

[0146]

【表2】

(14)

特別平7-38509

26

<b>~</b> υ	花 宛 エンコーダ じ アシーケ: O	准事作 No.	.7 CPU	レーム/サナフし <i>F/SF</i>	4 備考
E E E E E E E E E E E E E E E E E E E	のかないないないはよ 選択されたコードベブトレの発生 結合された同か起の発生 色がはリフェれた合成プルレクの更新 長期フィルタボルの更新	3 120 400	<i>\$60</i>	SF SF SF SF	アドレス <i>ポシ</i> タ a 東新
12(1) 12(1) 12(1)	たっのはこの安操 ポストフィルタインパルスな一番の自己和関 自己和関の2項式ウィンドコング	35 + 55 + 10		SF	かしなる。山崎間
3000 3000 3000	レビンソン 反復 (n) のより 待間 Ya 安皮性への交換 Rb(0) 7L-4エネルヤーが第	10 110 20* 90*	10 9	24. ¥.	サブレーム 1,23mm サブフレーム 1,23mm
ර ර ර ර ර ර ර ර ර ර ර කිසියිකිකිකිකිකිකිකිකිකිකිකිකිකිකිකිකිකි	7L-ムエネルギーの 神間 RSn 計算 GS, PO, Po の Portoration 変型 能Bartor 西地区の発生 自成 アルマタ A(Z) a 更新	22 10 + 9 120	1 3 560	sf sf sp sf	
00000000000000000000000000000000000000	信成プロッタA(2) a 更新 長知 プロタボ 能 a 更新 スペフトラレポストプロッタa 更新 1を含 a 体 取り	400 840 122	2	SF SF SF SF	プレス <i>ポインタ</i> ヵ更新 <sub>厂</sub>

【0147】表1および表2の丸で囲まれた数字は、図 19 および図20ならびに図17および図18の丸で囲 まれた数字に対応する。各々の場合、文字Eに関連した 数字は、Dに対応する数字がデコード動作を示す一方、 符号化動作を示す。処理ステップのいくつかも同様に、 フレーム速度で実行され、他のものはサブフレーム速度 で実行される。IS-54に従ったディジタル音声デー タは、20ミリ秒の長さの160サンプルフレームに分 割される。したがって、図19および図20では、各線 上で1フレーム期間が20ミリ秒を扱わし、1サブフレ ーム期間が5ミリ秒を表わすことがわかる。 長期予測計 算といった動作は、各フレームどとに一度行なわれる。 他方、短期分析は、各サブフレームに一度実行される。 表1 および表2 は、「F」でフレーム速度動作を、「S F」でサプフレーム動作を示すことによってこの区別を 付けている。図19および図20は、サブフレーム速度 動作を示すDまたはEの次に数字をおくことによってと 40 の差を示す。たとえば、「E1」は、第1のサブフレー ムで実行される動作を意味し、「E2」は第2のサブフ レームで実行される動作を示す、などなど。

【0148】図19および図20は、各々5ミリ秒の4 つの時間線に分割された時間図である。主時間線の上の 点または線は、CPUの動作を示し、主時間線の下の点 または線は、MACエンジンのDSPの動作を示す。斜 線部は、CPUおよびDSPの同時動作を示す。動作は **ここで区分され、乗算または多重および累算動作は、ハ** 

る計算に採用されるDSPによって実行される。加算、 滅算、割算、平方根、エクスクルーシブOR、ルックア ップテーブルおよび比較といった他の動作は、CPUに よって実行される。とれらの区分された動作の実行は、 全体の手順を実行するために必要な総時間を減少させる ために、CPUおよびDSPの同時動作を実行可能なだ 30 け利用するようにスケジュールされる。これは、それら が実際に必要とされる前に、計算のいくつかが実行され ているということを意味するということが、数字を参照 するととによって理解されるであろう。

【0149】図19および図20によって示された区分 およびスケジューリングによって、VSELPアルゴリ ズムは従来のクロック速度を使用して効果的かつ効率的 に実行されることができ、それでもCPUにユーザブロ グラムされたルーチンを処理する十分な時間が残され る.

【0150】通信プロセッサ100はまた、従来のアナ ログセルラー通信を処理するのにも使用される。 IS-54は、ディジタル動作および既存のアナログ IS-3 規格との逆の互換性の両方を備えるデュアルモード規格 である。その結果として、2つの完全な制御および音声 機構が支持されなければならない。

【0151】選択されたアプローチは、ディジタルモデ ム(ディジタル音声動作)に必要とされる広帯域幅のA /DおよびD/A資源を利用して、アナログモード信号 をディジタル形式に変換する。アナログ信号が一度ディ ードウェア乗算器、ハードウェアDOループ、などによ 50 ジタル化されると、ディジタルモードに必要とされるD

なことである。

28

SP資源は、音声(エンファシス/デエンファシス、圧縮/拡張、など)および制御(SAT、FSKモデム、など)を処理するために使用されることができる。残存する主要なオーブンアーキテクチュラル決定は、MSCのDSPエンジンおよびディジタルモデムのDSPエンジンの間のこれらのタスクの区分である。MSCは、必要とされる機能を実行する馬力を有する一方、ディジタルモデムのDSPを使用して、通信プロセッサ100およびディジタルモデムの間に必要とされるデータ速度を減少させる。このことは、無機が送受器の中に組込まれ 10ていない応用においてこの直列チャネルが、送受器および無線ボックスの間のケーブルで実行される以上、重要

27

【0152】呼出セットアップ/アナログ会話

IS-5.4の呼出セットアップ機能は、本質的にはIS-3に使用されるものと同じなので(同一の信号チャネルフォーマット)、呼出セットアップおよびアナログ会話の両方に同一の基本アーキテクチュアを使用することができる。

【0153】送信信号の流れは図21に、受信信号の流 20 れは図22に、アナログ動作で示される。

【0154】図22は以下のものを示す。

アナログ利得プロック、A/D、デシメータ — Cれらのブロックはマイクロホンからの入力を増幅し、ディジタル化し、デシメートする。

【0155】ハンドフリー減衰器 — とれは、ハンドフリー装置の制御下にあるプログラマブル減衰器である。 【0156】圧縮器 — このプロックは、入力データの

2乗根関数を実行する。特定の接続および減衰時間は、 入力振幅のステップに応答する際に、満されなければな 30 らない。

【0157】ブリエンファシス — ブリエンファシスプロックは、300 および3000 ヘルツの間に2+6 デシベル/オクターブ(20 デシベル/デケード)傾斜を与える。

[0158] バンドパスフィルタ — これは標準的な[00-3400] へいつのパンドパスフィルタである。

【0159】リミタ — リミタは、モジュレータに最大 振幅を制限するクリッピング機能を実行し、したがって 最大周波数偏差を制限する。

【0160】ローパスフィルタ/補間器 — このフィルタは、リミタのグリッピング作用によって発生されたどのような高周波数構成要素も特定された制限を越えないことを保証する。

【0161】SATトーンレベル調整 — 受信されたSATトーンのレベルは、望まれる周波数偏差を発生するように調整される。トーンは入ってくるSATトーンにフェーズロックされなければならない。SATトーンは音声信号に加えられる。

【0162】DTMF - 送信されるDTMFトーン

は、ことで信号経路に送込まれる。

信号トーン(ST) — 必要な10キロヘルツ(公称) 信号トーンは、ことで送込まれる。

【0163】マンチェスタエンコーダおよびスケーラー 論理的にハイおよびローの信号は、必要な±8キロヘルツの周波数偏差の搬送波を発生させるようにスケールされる。とのスケーリングはディジタル的であり、その結果生じた信号はD/Aコンバータに先行して送込まれる。

1 【0164】D/Aおよびローパスフィルタ ― D/A コンパータおよび再構成フィルタである。補間を含む。 【0165】RF/FMモジュレータ ― このブロックは「無線」であり、FMモジュレーションおよびRF機能を与える。

【0168】図23は以下のことを示す。

RF/FMデモジュレータ — このブロックは無線受信 器であり、RFおよびFMデモジュレーション機能を与 える。

【0187】A/Dコンバータ ― ディジタルコンバータに対してアナログであり、デシメーションを含む。【0168】10キロヘルツバンドバスフィルタ ― とのフィルタは、10kbpsマンチェスタエンコードされた2進信号(広帯域信号データ)の存在を検出する。このフィルタの後には、ビットの検出およびワードの同期を行なうブロックが続く。この信号の存在によって、音声またはSATは排除され、逆もまた同様である。

【0169】6キロヘルツパンドパスフィルタ --- 60 00ヘルツの中心に置かれ、SATトーンの存在を隔離 し検出するパンドパスフィルタである。

30 【0170】SAT検出器 — このブロックは3つのSATトーンの間を弁別し、250ミリ秒以内にSATトーンが存在または存在しないことを示す。この検出は、250ミリ秒ごとに少なくとも一度は実行されなければならない。復元されたSATは、トランスミッタに送られそこでフェーズロックされ、再送信される。

【0171】4キロヘルツローパスフィルタ/デシメータ ― 標準的な音声帯域制限フィルタである。

【0172】デエンファシスーとのプロックは300および3000ヘルツの間に-6デシベル/オクタープ (-20デンベル/デケード) 傾斜を有するネットワ

○ ( こり) ンペルノテケニト) 傾料を有するネットワークである。(0173) エキスパンダ — とのプロックは入力デー

【0173】エキスパンダ ─ とのプロックは入力データの2乗を計算する。特定の接続および滅意時間が、入力振幅のステップに応答する際に一致されなければならない。

【0174】ミュート — ある状況下において、音声信号はミュートされなければならない。入力または出力ミュートのどちらかが入ったどのような過渡現象も、必要とされる特定の振幅および持続期間を過さなければならない。





【0175】呼出処理トーン — 発振音およびDTMF のようなトーンは、ユーザフィードバックを与えるよう に発生される。これらのトーンはこの点で受信経路に送込まれる。トーンジェネレータは送信側のDTMF信号を発生させるのにも使用されることに注意されたし。

【0176】ハンドフリー減衰器 — これはハンドフリー装置の制御下にあるプログラマブル減衰器である。

【0177】補間器、D/A、アナログ利得段階 — 補間器およびD/Aは、アナログ音声信号を作り違し、プログラマブル利得出力ドライバによって増幅される。C 10 れらの機能は音声インターフェイスハードウェアの記述の部分でより詳細に説明される。

【0178】注:受信音声経路は広帯域信号データが受信されるとき不活性になる。一度呼出が確立されると、移動局はディジタルチャネルを使用するように命令されることができる。

【0179】前述の説明は、この発明を説明するように 意図されるもので、これを制限するものではない。明ら かに多数の付加、置換および他の変更が、添付の請求項 に説明される範囲から離れずに行なわれることができ る。

#### 【図面の簡単な説明】

【図1】との発明の通信プロセッサの主要な構成要素を 示すプロック図である。

【図2】との発明の通信プロセッサの詳細なプロック図である。

【図3】図2の音声インターフェイスを示すプロック図である。

【図4】図2の乗算器-緊算器エンジンのより詳細に示すプロック図である。

【図5】図2の制御チャネルブロセッサの受信器部分を 示すブロック図である。

【図6】図2の制御チャネルブロセッサの送信盛部分を示すブロック図である。

【図7】図2のフレームフォーマットを示すブロック図 である。

【図8】図2のウォッチドッグタイマの機構を示すプロック図である。

【図9】図2のキーパッドインターフェイスのキーパッドスキャナを示すブロック図である。 \*40

\*【図10】図2の並列入出力ポートを示すプロック図である。

30

【図11】ディジタルモードセルラー電話の応用を実行するために使用される通信プロセッサを示す機能的プロック図である。

【図12】図10に構成されるようなプロセッサのディジタル送信信号の流れを示す機能的プロック図である。

【図13】図10に構成されるようなプロセッサのディジタル受信信号の流れを示す機能的プロック図である。

」 【図14】基本コード励起線形予削 (CELP) 処理を 示すフローチャートである。

【図15】CELP処理に使用されるコードブックサーチ手順を示すフローチャートである。

【図16】修正されたコードブックサーチ手順を示すフローチャートである。

【図17】ベクトルは励起線形予測(VSELP)エンコーダの実現を示すフローチャートである。

【図18】VSELPデコーダの実現を示すフローチャートである。

20 【図19】VSELPアルゴリズムが実現される際の、 図2のディジタル信号プロセッサおよび中央処理装置の 間の演算機能の区分を示すために表1および表2ととも に役立つタイミング図である。

【図20】 VSELPアルゴリズムが実現される際の、 図2のディジタル信号ブロセッサおよび中央処理装置の 間の演算機能の区分を示すために表1および表2ととも に役立つタイミング図である。

【図21】アナログモード動作を実現する通信プロセッサを示すプロック図である。

30 【図22】図21のアナログ送信の流れを示すフローチャートである。

【図23】図21のアナログ受信の流れを示すフローチャートである。

#### 【符号の説明】

200 中央処理装置 (CPU)


300 ディジタル信号プロセッサ (DSP)

400 マルチポートスタティックRAM(SRAM)


102 アドレスパス

104 データバス

[図9]



【図14】







(Miles

(17)

特開平7-38509

【図1)






(19)


特期平7-38509

[図3]






[図8]



(20)

特開平7-38509

[図4]








 $\begin{pmatrix} \hat{q}_{ijk}^{(i)}\hat{q}_{ijk}^{(i)}\\\hat{q}_{ijk}^{(i)}\hat{q}_{ijk}^{(i)}\end{pmatrix}$ 

(21)


特闘平7-38509



(22)

特例平7-38509


[図6]




(23)

特開平7-38509

【図7】








 $\binom{n k k}{n k}$ 

(24)

特期平7-38509


[図11]




(25)

【図12】

ロエだに カルバル出作アンノ




[図13]




(26)

特開平7-38509


[图15]



## 【图16】




## [図19]




ロエスピレー からかいの作 レイノ

【図17】





【図20】




 $C_{\alpha\beta}^{i,j}$ 

(28)

特開平7~38509

-r. 48<sup>.</sup>

【図18】




**日 上 超 し 川 別 別 月 桶 で ノ グ ー** 

(29)

特朗平7-38509








( com


(30)

特別平7~38509

[图22]



【図23】



## フロントページの続き

(72)発明者 サフダー・エム・アスガー アメリカ合衆国、78750 テキサス州、オ ースティン、クウィル・リーフ・コウプ、 7010

(72)発明者 ジョン・ジー・パートコピアク アメリカ合衆国、78735 テキサス州、オ ースティン、トレイル・クレスト・サーク ル、4702

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.